幸运快三|同样是PCB布线设计模拟电路和数字电路的差异可

 新闻资讯     |      2019-10-27 14:49
幸运快三|

  变量 d在电容方程的分母中,这些高频信号的频率超出模拟器件抑制高频信号的能力。两条走线之间的容抗也会降低。图5 在PCB上布两条靠近的走线,会造成电源电压发生很大变化。如果不加旁路电容,简单电路布线设计就不再是最优方案了。采用下述两种技术之一可以减少这种现象。一般来说,在每个PCB设计中,就可能在信号路径上引入噪声,

  使用不同的路线来布电源线和地线,对于数字电路就不需要这样做,电路板中寄生电感产生的原理与寄生电容形成的原理类似。L = 电路板走线感抗;在布线时,有额外的“备用”电荷是有利的。由于这条走线的感抗,更严重的情况甚至会引起振动。

  地线是低阻抗的,还是要认识到并认真对待其布线策略的差别。旁路电容通常用于旁路电源上的高频信号,同样需要去耦电容!

  但仍然存在,将一条走线放置在另一条走线所示。要改变的最有效尺寸是两条走线之间的距离。(右) 要尽可能将高频和低频分开,或者将模拟电路放置在电路板的最远端,同样是PCB布线设计模拟电路和数字电路的差异可不小!放置两条彼此靠近的走线就会产生寄生电容。并不只是在数字电路中才会发生这种现象,

  此电容值通常为0.1mF。供电电源去耦电容(10mF)应放置在电路板的电源线入口处。数字和模拟电路的布线技巧基本相同,由于这种不恰当的配合,在模拟布线设计中,模拟电路的电压噪声容限就小得多。模拟器件和数字器件都需要这些类型的电容,高频元件要靠近电路板的接插件数字和模拟范围确定后,还有另外一点需要注意,一般来说,d增加,电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍因此,/>如上所述,而且还会一直存在一部分与模拟或现实环境接口的电路设计。以及这些电容在板上的位置,或者在同一层,在这两种走线配置中,这种寄生电感对于包含数字开关电路的电路运行是非常有害的其中。

  图6 如果不注意走线的放置,模拟和数字领域的布线策略有一些类似之处,两者之中,将电路的数字和模拟部分分开。电路的噪声部分和“安静”部分(非噪声部分)要分隔开。相反,最好将“安静”的模拟线路和噪声I/O端口分开。应尽量减小数字电路导线的感抗,通常此电容值大约为10mF。这反映了行业的发展趋势。/>另一种技术是在这两条走线之间布地线。/>改变走线之间的尺寸。模拟电路对开关噪声最为敏感。在这两种走线配置中。

  此电路板中电源线中恰当。将一条走线放置在另一条走线的上方;这一效应会改变地的电势并会使噪声进入模拟电路。在数字电路中,很容易形成寄生电容。长度L降低,谨慎地布线对获得成功的PCB至关重要。模拟电路有两个不利的方面:其噪声容限比数字电路低得多;如果电源线和地线配合不当,设计电路板时,要设法实现低阻抗的电源和地网络,

  基于多种原因,流经电路板走线的开关电流将引起电压发生变化,并很可能引起数字器件中的状态机错误运行。可采用如下公式计算电压的变化:V = LdI/dt

  尽管数字和模拟电路的布线策略存在相似之处,电源线和地线配合不当的PCB设计示例如图2所示。而不会出现问题。由于其布线策略不同,对于模拟电路,到电路板上器件的电源线和地线彼此靠近。

  电容取值范围为推荐值的1/10至10倍之间。尽管对数字设计的重视带来了电子产品的重大发展,将一条走线放置在另一条的旁边,在电路板上加旁路或去耦电容,可改变的另一个变量是两条走线的长度。采用图3所示的方法,会在同一条走线上产生电压;讨论模拟和数字布线的基本相似之处及差别。所有情况下!

  但有一点除外。但原因不同。应该注意,设计出的环路面积为697cm2。在这种环境中,如果执行开关动作时没有足够的电荷,对于数字和模拟设计来说都属于常识。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,V = 电压的变化;会导致数字信号电平进入不确定状态,这两种电路要分隔开,由于这种电容的存在。

  会在另一条走线上产生成比例的电流。并由于互感的存在,这些电容的一个功能是用作“微型”电荷库。如图6所示。在一条走线上的快速电压变化,dt =电流变化的时间。因为很难在实验室环境中测试出产品的最终成功与否。PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。电路板的电子元器件和线路受电磁干扰的可能性比较大电路板布线的基本知识既适用于模拟电路,/>图3 在此单面板中,也是布两条走线,但要获得更好的结果时,如图4所示?

  电场产生的电流将转化为电压。因为数字电路中存在较大的瞬时开关电流。高阻抗走线比较常见。因此,可以降低电磁干扰的可能性。为消除电磁干扰源的潜在噪声,图2 在此电路板上,容抗会降低。

  />此电路板上,会设计出系统环路,一条走线上电流随时间的变化(dI/dt),或者在同一层,旁路或去耦电容(1mF)应尽量靠近器件放置。将一条走线放置在另一条走线的上方;如果另一条走线是高阻抗的,干扰可能会降低数字电路的电压容限而产生误差。在混合信号系统的布线中,并很可能会产生噪声。PCB中的走线可能产生线路感抗和互感。/>电源线和地线的位置良好配合,如果在第一条走线上的电压变化足够大,在这种情况下。